基于GPU的TES探測器讀取系統信號處理技術研究

　　摘要 針對轉變邊緣傳感器(transition-edge sensor, TES)讀取系統(readoutsystem)的信號處理需求，基于圖形處理器(graphics processing unit，GPU)、通用并行計算架構(compute unified device architecture，CUDA)等平臺進行信號仿真處理技術研究。首次將聯合FPGA與GPU 的信號處理模式應用于TES的信號讀取和處理中，簡化了算法執行的復雜度，并利用模擬信號，驗證了該處理模式應用于我國西藏阿里原初引力波探測實驗的可行性。

　　關鍵詞 信號處理;GPU;FPGA;TES探測器;原初引力波;CMB

　　沈夢萍; 段然; 張海燕; 張來宇; 馬曉耘; 劉飛; 李菂 北京師范大學學報(自然科學版) 2021-12-31

　　0 引 言

　　天文學上，引力波源大致分為兩種，一種是天體物理起源，比如激光干涉引力波天文臺(laser interferometer gravitational-wave observatory，LIGO)發現的雙黑洞合并和雙中子星合并的引力波事件，另一種引力波源則是宇宙學起源。宇宙學起源的引力波又稱為原初引力波，理論表明，探測原初引力波最好的方式是通過探測宇宙微波背景輻射 (cosmic microwave background, CMB)的 B 模式偏振[1]。目前為止，地面或空間實驗還沒有觀測到原初引力波產生的 B 模式偏振。北天區存在著大面積的“低前景”區域，是天文學家尋找 B 模式偏振信號的重要窗口。我國的西藏阿里由于處于絕佳的地理位置，是目前已知北半球最佳的 CMB 觀測臺址。西藏阿里原初引力波探測實驗將是北半球第一個地面 CMB 偏振觀測實驗，將實現對北半球天區的 CMB 偏振信號的首次觀測，打開北半球對原初引力波探測的新窗口，與南半球的宇宙河外偏振背景成像(background imagingof cosmic extragalactic polarization，BICEP)項目結合，實現對 CMB 偏振地面觀測的全天覆蓋[1]。

　　原初引力波望遠鏡主要由轉變邊緣傳感器(transition-edge sensor, TES)、制冷箱、讀取系統等部分組成。TES 探測器是太赫茲探測器的一種，太赫茲波段占有宇宙微波背景輻射以后宇宙空間近一半的光子能量，該波段在天文學研究中具有不可替代的作用。太赫茲探測器主要分成相干探測器和非相干探測器兩大類[2][3]。隨著制備工藝和讀取技術的成熟，不需要本振源的連續譜探測器 ——轉變邊緣傳感器和動態電感探測器(kinetic inductance detector，KID)近年來開始占據主導地位。在低溫讀取方面，轉變邊緣傳感器早期以時分復用(time division multiplexing，TDM)為主，后來在頻分復用(frequency division multiplexing，FDM)方面與動態電感探測器互相借鑒，由于具有復用系數更高的優勢，在較大規模的探測器陣列中，已逐漸取代 TDM 技術。而在室溫讀取方面，則普遍采用現場可編程邏輯門陣列(field programmable gate array，FPGA)與數模轉換器(digital to analog converter，DAC)和模數轉換器(analog to digital converter， ADC)相結合的方式。

　　原初引力波信號極其微弱，探測原初引力波需要在滿足苛刻的噪聲、精度和穩定性要求下讀取數萬個轉變邊緣傳感器來達到靈敏度要求。阿里原初引力波項目將實現 4- 8GHz 帶寬下千量級復用比探測器陣，總計不低于 1 萬個 TES 探測器的讀取。而目前，我國沒有大規模 TES 探測器陣列讀取系統實際應用案例。室溫電子學讀取系統是原初引力波望遠鏡所必須的關鍵環節，也是我國自主研制的核心技術。TES 探測器讀取系統對于信號的接收與處理有實時性的要求，大規模的探測器陣列也意味著龐大的實時信號流，因此提高讀取系統的信號處理速度非常重要。本文研究將聯合 FPGA 與 GPU (graphics processing unit，GPU)的處理模式應用于 TES 探測器讀取系統信號處理中，取代原先的僅用 FPGA 處理信號的模式，提升系統的實時信號處理速度與性能。當前主流的室溫電子讀取技術是基于一種FPGA硬件——開源可配置開放架構計算 硬 件 ( reconfigurable open architecture computing hardware，ROACH)——于 2010 年左右開發的探測器開源讀取系統(open source readout，OSR)。該技術最早在天文界為加州理工大學亞毫米波望遠鏡(caltech submillimeter observatory，CSO)所使用，為 MUSIC ( multiwavelength sub/millimeter inductance camera)設備開發了 ADC、DAC 和中頻電路系統與之配合[4]。

　　近些年，隨著 GPU 在工業界的高速發展，聯合 FPGA 與 GPU 的處理模式在射電天文實時終端領域得到了廣泛的應用，然而在 TES 探測器的數字終端信號處理中 FPGA+GPU 的處理模式還未曾得到過嘗試。以往的 TES 探測器信號讀取處理系統對信號的處理均是基于 FPGA 進行的，本文在原有的基于 FPGA 的 TES 探測器讀取系統信號 處 理 算 法 的 基 礎 上 ， 研 究 了 基 于 FPGA+GPU 的信號處理算法在 TES 探測器的信號讀取處理中的應用。

　　1 基于 FPGA 的 TES 探測器讀取系統信號處理流程

　　本節介紹基于 FPGA 的 TES 探測器讀取電子學系統的常規信號處理流程[5]。基于 FPGA 的 TES 探測器讀取系統中，信號產生、接收與處理流程如圖 1 所示。圖 1 中左側流程基于 FPGA，在 FPGA 上對信號進行處理，右 側 為 信 號 探 測 模 塊 ， 其 中 SQUID ( superconducting quantum interference device，SQUID)為超導量子干涉儀，是一種極靈敏的磁通傳感器，可以檢測任意能轉換成磁通的極端微弱信號，ADC 和 DAC 連接信號探測模塊和信號處理模塊。

　　區別于傳統射電望遠鏡電子學系統，例如中國天眼 FAST——只接收饋源數據，原初引力波室溫電子學系統需要對探測器陣同時進行激勵與接收，形成一個閉環，并且，不是直接探測偏振信號，而是探測 CMB 的 B 模式偏振對閉環電路的相位信號的影響。實際工作中，信號按照多個通道合成，經過 DAC 后，輸出一個由多個頻率合成的信號。該信號產生 I 路和 Q 路兩路信號，兩路信號經過信號探測模塊(圖 1 中右側模塊)后由 ADC 進行接收，ADC 接收完信號后傳輸到 FPGA 上進行相應的信號處理。由 DAC 輸出的信號的相位是一個固定值，鋸齒波Flux Ramp 對信號的相位進行調制，作用到信號上便是信號的相位呈周期變化，當 TES 探測器探測到 CMB 偏振信號時，光子入射導致 TES 電路中磁通發生變化，該變化由 SQUID 探測到并最終傳遞到由 DAC 發出的頻率合成信號上，致使合成信號的相位信號發生抖動[5]。通過在特定周期內對相位信號進行積分，分析該積分值是否發生變化來判斷相位信號是否發生抖動。

　　圖 1 左側展示了 I、Q 兩路信號傳輸到 FPGA 后的處理過程。信號進入 FPGA 后，先經過多相濾波器組(polyphase filter bank, PFB)進行濾波和 512 點的快速傅里葉變換(fast fourier transform，FFT)處理，實現通道化，隨后進行通道選擇(選頻)，圖中所示流程選取了多個頻率中的若干個頻率通道。 I、Q 兩路信號分別位于復平面上的實部和虛部，在進行進一步的濾波處理后，求解信號的相位信息。信號進行濾波處理后，在復平面上得到一段諧振弧，對諧振弧進行擬合求出圓和圓心，由于 FPGA 本身的特性不適合進行非線性運算，不能直接由擬合得到的圓和圓心得到相位信息。因此，先對圓心進行坐標平移，使圓心與坐標原點重合，再進行坐標轉換，使軌跡的起始點位于 x 軸上，隨后 FPGA 才可以直接通過除法運算求解出相位。經過求相位處理后，求解出的相位信息θ是一個隨時間進行周期性變化的正弦信號。對求解出的相位信號進行鋸齒波解調和特定周期長度的積分處理后將會得到一個具體的數值，該值會一直保持不變，直到 TES 探測器探測到信號時該值發生變化。

　　由于 TES 探測器探測到的信號改變的是讀取信號的相位信息，因此我們認為，探測到宇宙微波背景輻射的 B 模式偏振信息蘊含在讀取信號相位的變化之中，從讀取信號中解調出特定頻率(選頻)的相位信息(相位計算)是 TES 探測器原初引力波室溫讀取信號處理技術研究中的重要一步，是后續進行鋸齒波解調與積分處理從而得到宇宙微波背景輻射 B 模式偏振信號的前提。本文在FPGA的室溫讀取系統信號處理算法的基礎上，研究基于 FPGA+GPU 的信號處理算法在 TES 探測器的室溫信號讀取處理中的可行性，研究在 GPU 中進行快速傅里葉變換、選頻和相位計算的過程。

　　2 基于 FPGA 與 GPU 的 TES 探測器室溫讀取系統信號處理流程

　　上一章基于 FPGA 的 TES 探測器室溫讀取系統信號處理流程中，由于 FPGA 本身特性的限制、以及算法的復雜度的原因，求解相位信息步驟復雜，執行效率較低。借助 GPU 出色的并行處理能力和靈活的數學處理能力，對原本復雜的數據處理流程進行優化，極大地簡化了算法的步驟和復雜度，提高計算效率。近些年，聯合 FPGA 與 GPU 的處理模式在射電天文終端領域得到了廣泛的應用，但在 TES 探測器的終端信號處理中還未曾得到過嘗試。本文將部分FPGA的信號處理流程置于 GPU 上進行處理，進而研究聯合 FPGA 與 GPU 的信號處理模式在 TES 探測器室溫讀取信號處理中的可行性，為西藏阿里原初引力波探測項目大規模 TES 陣列讀取系統打下研究基礎。

　　基于 FPGA 與 GPU 的 TES 探測器室溫讀取系統信號處理流程如圖 2 所示，左側為基于 FPGA+GPU 的數據處理流程，右側與圖 1 一樣，均為信號探測模塊。左側流程圖中，ADC 和 FPGA 對信號進行數字化處理，隨后發出 UDP 數據包，進行數據預處理后，將數據從 CPU 傳輸到 GPU 中進行快速傅里葉變換和相位計算 ArcTan(灰底部分)，最后對數據進行選頻 Bin Selection(灰底部分)操作。通 用 并 行 計 算 架 構 平 臺 (compute unified device architecture，CUDA)[6]提供了通 用 并 行 計 算 架 構 快 速 傅 里 葉 變 換 庫 cuFFT[7]，極大地提高了 GPU 進行快速傅里葉變換的能力，因為 GPU 強大的計算能力，相比 FPGA 更適合進行非線性運算，原本在 FPGA 中求相位處理需要先進行較為復雜的坐標轉換與坐標平移步驟均可省略，使得整個流程得到簡化與優化。

　　2.1 信號產生

　　整套系統中，DAC 工作頻率 4.096 GHz，循環讀取FPGA上的數字序列存儲模塊上的數字序列，我們將該模塊稱為查找表(lookup table，LUT)，將該數字序列稱為 Buffer。 ADC 采樣頻率為 512 MHz，讀取由 DAC 發出的模擬信號，并封裝成 UDP 包。Buffer 長度為 2 19，由如下公式產生：